東京高等裁判所 昭和５７年（行ケ）２７２号 判決
一 請求の原因一（特許庁における手続の経緯）、二（本願発明の要旨）及び三（審決の理由の要点）の事実は、当事者間に争いがない。
二 そこで、原告ら主張の審決の取消事由の存否について判断する。
１ 成立に争いのない甲第三号証及び甲第九号証によれば、本願明細書及び図面（別紙図面（一）参照）には、本願発明の技術的課題（目的）、構成及び作用効果について次のとおり記載されていることが認められる。
（一） 本願発明は半導体内に絶縁物を埋置したＭＩＳ（導体―絶縁被膜―半導体構造を持つた）型ＦＥＴ（電界効果トランジスタ）に関するものであつて、<１> ソース、ドレインと半導体基板との電気的アイソレイシヨンを、従来用いられているＰＮ接合に逆バイアスを加えることにより成就するのではなく、その側周辺に基板半導体を酸化して設けたフイールド絶縁物による絶縁体アイソレイシヨンを行うこと、並びに<２> ソース、ドレインの底面が実質的に真性の導電型を有する半導体と接することによりＭＩＳ・ＦＥＴのアイソレイシヨン法によつて生ずる寄生静電の容量の軽減又は除去を行うこと、及びソース、ドレイン間に設けられたゲイト直下のチヤンネル形成領域を構成するＰ又はＮ型の半導体領域でのパンチスルーを除去することを技術的課題（目的）とする（本願発明の出願公告公報第一欄第二二行ないし第三七行）。
従来のアルミニウムを電極、リードとするＭＩＳ・ＦＥＴを改良したシリコンゲイト型ＭＩＳ・ＦＥＴ（ゲイト電極のみに多結晶シリコンを用いたセルフアライン方式）では、ソース、ドレインのリード線は、リード線を構成する平面と基板半導体表面との間に一・五～二μの段差があるため、ソース、ドレインの電極部で電気的断線が発生しやすく、その性能の低下を招くため、これをさらに改良した第１図に示すシリコン・ゲイト・リードＭＩＳ・ＦＥＴの作製工程が知られている。この方法は、従来方法がソース、ドレインを作製した後、その電極、リードを作製するのに対し、逆にゲイト電極又は基板と同様の主成分材料により最初電極、リードを作製し、同時にソース、ゲイト、ドレインの相対的な位置決めを行い、しかる後、セルフアラインされたソース、ドレインを熱拡散法又はイオン注入法などにより作製する方法であつて、精密なマスク合わせが一度でよいのでマスク合わせの精度誤差が生じないという長所があるが、これらを用いて大規模集積回路を作製する場合、ドレインの底面及び側周辺の部分に設けられているＰＮ接合に逆バイアスをかけると、この接合が有する寄生容量の存在が極めて重大な障害となり、加えて、ソース、ドレイン、ゲイトに接続されているリードと基板との寄生容量結合を軽減又は除去するため基板１上に酸化珪素等フイールド絶縁物４を厚く気相法により作製せねばならず、その結果ソース、ドレインを構成する不純物領域の電極12付近のリード11が断線を起しやすく、かつ不純物領域13、14及びリード11はすべて高さが異なつているため多層配線が困難である等の欠点を有している。本願発明は、このような欠点を除去すると同時に、右方法に示された長所を生かす構造を有するＭＩＳ・ＦＥＴ及び少なくとも三つ以上のＭＩＳ・ＦＥＴを集積化したＩＣ（集積回路）の構造及び作製方法に関する（同公報第二欄第一行ないし第三欄第三四行）。
（二） 本願発明は、前記技術的課題を解決するため、本願発明の要旨とする構成を採用したものであつて、第２図に示された実施例は、次のとおりである。
シリコンの実質的に真性の半導体１の上面にＰ又はＮ型の導電型を有する単結晶の半導体層２を厚さ三、〇〇〇Åないし約三μに形成した半導体基板の上面に窒化珪素被膜を厚さ五〇〇ないし二、〇〇〇Åに作製し、ＭＩＳ・ＦＥＴを構成する部分以外の絶縁物被膜３を選択的に除去した後、酸素又は酸化性気体特に水蒸気に満たされた酸化反応システム内に基板を挿入して九〇〇度Ｃないし一、二五〇度Ｃの温度範囲で加熱し基板のうち４の部分を酸化珪素として、フイールド絶縁物４を厚さ五、〇〇〇ないし五〇、〇〇〇Åに作製する。その後、マスク用の絶縁物３を除去し、全体を高温酸化してゲイト絶縁物を構成する酸化珪素被膜５を厚さ一〇ないし五、〇〇〇Åの厚さに作製した後、劣化防止用バリア層６を窒化珪素被膜等により厚さ五〇～五、〇〇〇Åに形成し、ゲイト絶縁物とする。次に、ゲイト絶縁物５、６を一部除去して電極穴８を形成し、その後すべての上面に金属シリコン７を厚さ二、〇〇〇Åないし二μに作製し、さらに金属シリコン７、劣化防止用バリア層６、酸化珪素被膜５の順に選択的に除去し、ゲイト電極11の両端と概略同一両端を有するゲイト絶縁物を形成する。次に、Ｐ又はＮ型の導電型を有するゲイト絶縁膜下の半導体領域２とは逆の導電型を半導体中で示す不純物を穴９、９を通して拡散又は注入し、ソース、ドレインを構成する不純物領域10、10を作製する。この工程において、ソース、ドレイン10、10はゲイト電極11又はゲイト絶縁物５、６とにより位置決めがされるため、その一端はゲイト電極11の両端下に概略一致して設けられるとともに、その底面は実質的に真性の半導体１に接する（同公報第三欄第三七行ないし第五欄第三九行、昭和五六年八月三一日付け手続補正書第二頁第二行ないし第八行）。
（三） 本願発明は、前記要旨とする構成を採用したことにより、ソース、ドレイン間の半導体層２においてドレインとゲイトに電圧の印加により発生するパンチスルー（ドレイン近傍で発生する空乏層がソースにまで到着し電気的に導電状態になる現象）の発生を防止し、かつ寄生容量の除去に極めて効果が大きい（同公報第五欄第四四行ないし第六欄第一一行）。
そして、本願発明によるＭＩＳ・ＦＥＴはその側周辺がフイールド絶縁物によりアイソレイトされ、ソース、ドレインの底部は実質的に真性の半導体によりアイソレイトされているため、エンヘンスメント型のみならずデイプレツシヨン型としても使用可能であり、半導体メモリー等への応用にも適しており、金属リードによる多層配線が可能となると同時に単層配線での作製は三回のマスク合わせでよく、高温まで耐える電極が完全に不純物領域とオーム接触であるなどの特長を有し、特に同一チツプ内に多数用いるＭＩＳ型集積回路において優れた効果を発揮する（同公報第六欄第一三行ないし第三六行）。そして、本願発明は、その要旨を、（イ） 実質的に真性のシリコン半導体上にＰ型半導体層を有し、（ロ） 該Ｐ型半導体層中にその底面が前記実質的に真性の半導体に接したＮ型の導電型のソース、ドレインを有し、（ハ） 該ソース、ドレインの一端は前記Ｐ型半導体層上のゲイト絶縁物上に設けられたゲイト電極の両端下に概略一致し、（ニ） 前記ソース、ドレインの一部側面は前記Ｐ型半導体層に接するとともに、（ホ） 前記ソース、ドレインの他の一部側面は、Ｐ型半導体層を酸化して埋置したフイールド絶縁物の一部側面に接して設けられたこと、（ヘ） 以上を特徴とするＭＩＳ型電界効果半導体装置、に分説できることは、当事者間に争いがない。
また、本願明細書及び図面に本願発明の工程を示す実施例として記載されている前記認定の技術内容は、別紙図面（四）第２図の（A）ないし（F）に示された工程と一致していることが明らかである。
２ 原告らは、本願発明と第一引用例記載のものとの相違点（二）、すなわち、本願発明ではソース、ドレインの他の一部側面がＰ型半導体層を酸化して埋置したフイールド絶縁物の一部側面に接して設けられるのに対し、第一引用例にはこの点が明記されていない点についての審決の認定、判断を争い、審決は、本願発明と第二引用例記載のものとの構成上の差異を看過した結果、本願発明における相違点（二）に係る構成は、第二引用例記載のソース、ドレインの周辺部を限定するLOCOS技術による埋置酸化物を追加適用したものにすぎず、格別の困難性があるものと認められないと誤つて認定、判断したものであると主張する。
そこで、まず、本願発明の要旨とする技術的事項について検討する。
発明は、「物の発明」と「方法の発明」とに大別されるが、複数の工程によつて物を作製する技術的思想を特許請求の範囲に記載する場合において、これが「方法の発明」といい得るためには、その物の作製に向けられた各工程を経時的に必須要件として記載することを必要とし、このような経時的要素を欠く場合には、これを方法の発明とすることはできない。もつとも、「物の発明」においても、その構成要件の一部について方法的記載がなされることがあり、この場合、方法的記載がなされた構成要素についてはその方法によつて作製されたものに限定されると解すべきであるが、そのことから直ちに、その物の作製に向けられた全工程、又は他の構成要素との作製順序などを経時的に必須要件として特定したものとすることはできない。
これを本願発明についてみると、本願発明の要旨とする構成要件は、前記１のとおりであつて、その最終生成物であるＭＩＳ型電界効果半導体装置の構成要素である真性のシリコン半導体、Ｐ型半導体層、Ｎ型の導電型のソース、ドレイン、ゲイト絶縁物、ゲイト電極、フイールド絶縁物の作製方法及び順序については、構成要件（ホ）において、フイールド絶縁物がＰ型半導体層を酸化して埋置する方法によつて作製されると特定されている以外に、特定的な記載がなく、右構成要素は種々の方法によつて作製することができ、また各構成要素の作製順序についても種々の工程によることができ、これを特定するものでないことが明らかである。
したがつて、本願明細書及び図面に記載された実施例及びこれと一致する別紙図面（四）第２図の記載は、その各構成要素の作製方法及び順序についての一つの工程を示したにすぎず、本願発明のＭＩＳ型電界効果半導体装置は右記載の工程によつて作製されたものに限定されるものではない。
原告らは、本願発明は、その構成要件（ホ）に、「ソース、ドレインの他の一部側面は前記Ｐ型半導体層を酸化して埋置したフイールド絶縁物」と記載されているとおり、まずＰ型半導体層を酸化して埋置したフイールド絶縁物を形成し、次いでその側面に拡散により形成されるソース、ドレインが設けられる工程を明示し、その結果形成される「物」としての半導体の構造を特徴づけて特定している、言い換えると、構成要件（ホ）の記載は、Ｎ型半導体層を酸化して埋置酸化物（フイールド絶縁物）を設けた場合とは埋置酸化物（フイールド絶縁物）と基板の組成並びにＰ型及びＮ型の不純物分布状況の異なつた、すなわち「物」としての構成の異なつたＭＩＳ型電界効果半導体装置を特定するものである、と主張する。
本願発明の構成要件（ホ）は、その記載内容からみて、物の発明において、その一構成要素について方法的記載を採用したものであつて、本願発明のＭＩＳ型電界効果半導体装置の一構成要素であるフイールド絶縁物についてはＰ型半導体層を酸化して埋置したものに特定されているということができるが、このことから直ちに、本願発明においては、まずＰ型半導体層を酸化したフイールド絶縁物を形成し、次いでその側面に拡散により形成されるソース、ドレインが設けられる工程を明示しているということはできない。すなわち、本願発明において、その構成要素であるソース、ドレインとフイールド絶縁物及び両者の関係については、Ｐ型半導体中にその底面が実質的に真性の半導体に接したＮ型の導電型のソース、ドレインを有すること（構成要件（ロ））、該ソース、ドレインの一端はＰ型半導体層上のゲイト絶縁物上に設けられたゲイト電極の両端下に概略一致し（構成要件（ハ））、その一部側面はＰ型半導体層に接するとともに（構成要件（ニ））、他の一部側面は、Ｐ型半導体層を酸化して埋置したフイールド絶縁物の一部側面に接して設けられたこと（構成要件（ホ））を必須要件とするのみであつて、ソース、ドレインの作製方法についても、ソース、ドレインとフイールド絶縁物との作製の順序についても何の限定もしていないから、原告ら主張のような工程のみならず、ソース、ドレインをあらかじめ形成し、その後にソース、ドレインの側面に接するようにＰ型半導体層を酸化してフイールド絶縁物を形成することなどの工程を含むものであつて、原告らが本願発明の工程として示す別紙図面（四）第２図はその一例を示すにとどまり、本願発明のＭＩＳ型電界効果半導体装置がこの工程に従つて作製されたものに限定されるものでなく、したがつて、原告らの前記主張は理由がない。
また、原告らは、Ｎ型不純物を含む層を酸化して埋置酸化物を形成すると、ＭＩＳ・ＦＥＴの側周辺部がＮ型化するが、本願発明においては、Ｐ型半導体層を酸化してフイールド絶縁物を形成するから、「Ｐ型半導体層の不純物と酸化珪素中の珪素の不対結合手は電気的に中和」し、ＭＩＳ・ＦＥＴの側周辺部のＮ型化は生じないと主張する。
しかしながら、本願発明の構成によると、「Ｐ型半導体層の不純物と酸化珪素中の珪素の不対結合手は電気的に中和」するとの原告の主張自体認められないことは後記３認定のとおりであるから、原告らの右主張も構成要件（ホ）についての原告らの解釈を根拠づけることにはならない。
一方、成立に争いのない甲第五号証によれば、第二引用例は、Ｊ・Ａ・アツプルズ他四名の「シリコンの局所酸化とその半導体デバイス技術への応用」と題する論文であつて、右論文中には、次のとおりの記載が存することが認められる。
まず、「抄録」には、シリコンの酸化用マスクとして窒化珪素膜を使用することが考えられているが、シリコンの酸化速度は窒化珪素の酸化速度よりもずつと大きいので、酸化物の薄い膜をマスキングに使用してシリコン上で厚い酸化物を局所的に成長させることができ、窒化物を取り除いた後、残つた酸化物パターンを不純物拡散に対するマスキングに使用できること（第一一八頁第六行ないし第一二行）が記載され、「４ 局所的に酸化されたシリコン（Locos）構造に対する三つの提案」には、シリコンの局所的酸化工程としてFig３ａ、ｂ、ｃ（別紙図面（三）参照）に示す三つの方法があること（第一二二頁第四行ないし第七行）が記載され、「4.1. シリコン中に一部が埋置された局所的酸化物（Fig３ａ）」には、Fig３ａに示すシリコン中の一部が埋置されたLocos技術は、プレーナー技術と比べて、「（a） 厚い酸化物についてははるかに良好な窓の画定が得られる。（b） 窓区域のシリコンは、メサ型構造を持つ。窓を通しての浅い不純物拡散により、ｐｎ接合を作る場合、このｐｎ接合はほぼ平坦となる。その結果プレーナー・ダイオード構造に比べて容量が減少し、破壊電圧が増大する」（同頁第二八行ないし度三四行）と記載されている。さらに「5.1. ダイオード構造」の「5.1.1 酸化後の拡散によつて作られるｐｎダイオード；シヨツトキーダイオード」には、Locos技術をビジコン撮像管用シリコン・ダイオード・アレイの製造に応用した例として、Fig４（別紙図面（三）参照）にメサ部分の酸化物をマスクとしてＰ型不純物を拡散してｐｎ接合を作るメサ・ダイオード・アレイが示されている（第一二四頁第二〇行ないし末行）。また、「5.1.2 不純物拡散後の酸化」には不純物拡散後に局所酸化する方法とｎ型シリコンへ硼素を拡散することによつて作られたメサ型ダイオード構造の部分断面図であるFig５が示され（第一二五頁第一行ないし末行）、「5.3. ＭＯＳトランジスタ」には、ＭＯＳトランジスタは、ＭＯＳコンデンサに電圧を加えることによつて導電性逆転層を一つの型の隣接する二つの半導体領域間で他の型の材料中に誘起できるという原理に基づくものであること（第一二六頁下から第六行ないし第三行）、その構造として、Fig８a)に示す「ある酸化物厚さを持つ従来のＭＯＳトランジスタ」、Fig８b)に示す「自己整合型ゲート構造」、Fig８c)に示す「厚い全体酸化物；ゲート領域の薄い酸化物は、写真製版で得られる」、Fig８d)に示す「ソース領域とドレン領域の拡散のために付着された厚いドープされた酸化物」、Fig８e)に示す「ソース領域、ゲート領域及びドレイン領域の外側の厚い埋置酸化物」、Fig８f)に示す「局所酸化とソース・ドレイン拡散とを同時に行つて得られた構造」（第一二八頁Fig８とその説明）が記載され、さらに、Fig８e)について、「Locos技術は、ＭＯＳトランジスタを作るための上述のすべての技術と両立できる。これは、ソース領域、ドレイン領域及びゲート領域の外側に、厚い埋まつた酸化物を作ることができる利点を提供するもので、この厚い埋まつた酸化物は、寄生チヤンネルの形成を妨げ、シリコン基板に比較的小さな容量のボンデイングパツドを調整することを可能にする。かかる埋まつた酸化物を有するＭＯＳトランジスタ構造をFig８e)に示す。さらに、ｐｎ接合領域は、通常のプレーナー構造に比べて小さくなり、厚い酸化物中の窓を困難なくエツチングできる。」（第一二七頁下から第一一行ないし第四行）と記載されている。
そして、前掲甲第五号証によれば、第二引用例には、右Fig８e)に示されたＭＯＳトランジスタにおける埋置酸化物とソース、ドレインとの作製順序についての直接の記載は存しないことが認められる。
以上の認定事実によれば、当業者において第二引用例、特に前記認定の記載内容を検討した場合、当業者は、まず、ソース、ドレインを得るための拡散工程を実施した後に埋置酸化物を設けるための局所酸化工程を実施して、ソース、ドレインの外側の側面が右埋置酸化物層の一部側面に接するようにする方法によつてFig８e)に示されたＭＯＳトランジスタを作製することができると理解するのみならず、まず、Ｐ型半導体層を局所酸化工程により酸化して埋置した埋置酸化物を形成した後、ソース、ドレインを得るための拡散工程を実施してソース・ドレインの外側の側面が右埋置酸化物層の一部側面に接するようにする方法によつてもFig８e)に示されたＭＯＳトランジスタを作製することもできると理解するものというべきであり、原告らの示す別紙図面（四）第１図は前者の方法を示しているにすぎない。
したがつて、第二引用例は、LOCOS技術によつてＰ型半導体を酸化して形成した埋置酸化物層によつて限定された窓部表面領域にソース・ドレインを形成して、その外側の側面が該埋置酸化物（フイールド絶縁物）の一部側面に接するようにしたＭＩＳ型電界効果半導体装置を示唆しているとした審決の認定に誤りはない。
原告らは、第二引用例の論文全体の記載からみて、第二引用例では、一貫した作図作法に基づいて図面が描かれており、埋置酸化物形成後不純物を導入する場合は、ｐｎ接合の端が円弧状に、不純物を先に導入した後埋置酸化物を形成するとｐｎ接合の底面は直線状に描かれているところ、Fig８e)はｐｎ接合の底面が直線状になつているので、後者であることが明らかであると主張する。
前掲甲第五号証によれば、Fig８e)においてｐｎ接合の底面はほぼ直線状を示していると認められる。しかしながら、前掲甲第五号証によれば、第二引用例には、Ｐ型半導体基板に埋置酸化物形成後ｎ型不純物を導入する場合には、ｐｎ接合の端が円弧状になることについての直接的な記載はなく、その図面が一貫して原告ら主張のように描かれているとしても、第二引用例の前記記載内容からみて、当業者がFig８e)をみた場合に当然に不純物を導入した後埋置酸化物を形成したものに限定され、埋置酸化物形成後不純物を導入する方法をとることができないと理解されるとまでいえない。
また、第二引用例のFig８e)が原告ら主張のように不純物を先に導入した後に埋置酸化物（フイールド絶縁物）を形成したものであつて埋置酸化物形成後不純物を導入する方法を示唆するものでないとしても、本願発明は、ソース、ドレインとフイールド絶縁物の作製順序を特定するものでないことは、前記認定のとおりであり、一方、第二引用例記載のものは、ソース、ドレインの他の一部側面がＰ型半導体層を酸化して埋置した埋置酸化物（フイールド絶縁物）の一部側面に接して設けられた構成であることは前記認定事実から明らかであるから、本願発明の相違点（二）に係る構成は第二引用例に開示されているというべきである。
したがつて、第一引用例記載のＭＩＳ型電界効果半導体装置の構成に第二引用例記載のソース、ドレインの周辺部を限定するLOCOS技術による埋置酸化物を適用し、相違点（二）に係る本願発明の構成、すなわちソース、ドレインの他の一部側面がＰ型半導体層を酸化して埋置したフイールド絶縁物の一部側面に接して設けられるように構成することは、当業者において容易に想到し得ることと認められるから、この点に関する審決の認定、判断に誤りはない、というべきである。
３ 本願明細書及び図面には、前記１認定のとおり、その技術的課題（目的）は、<１> ソース、ドレインと半導体基板との電気的アイソレイシヨンを従来用いられているＰＮ接合に逆バイアスを加えることにより成就するのではなく、その側周辺に基板半導体を酸化して設けたフイールド絶縁物による絶縁体アイソレイシヨンを行うこと、並びに、<２> ソース、ドレインの底面が実質的に真性の導電型を有する半導体と接することによりＭＩＳ・ＦＥＴのアイソレイシヨン法により生ずる寄生静電の容量の軽減又は除去を行うこと、及びソース、ドレイン間に設けられたゲイト直下のチヤンネル形成領域を構成するＰ又はＮ型の半導体領域でのパンチスルーを除去することにあると記載され、右技術的課題を達成するために採用した構成により奏する作用効果は、ソース、ドレイン間の半導体層２においてドレインとゲイトに電圧の印加により発生するパンチスルー（ドレイン近傍で発生する空乏層がソースにまで到着し電気的に導電状態になる現象）の発生を防止し、かつ寄生容量を除去すること、本願発明によるＭＩＳ・ＦＥＴはその側周辺がフイールド絶縁物によりアイソレイトされ、ソース、ドレインの底部は実質的に真性の半導体によりアイソレイトされているため、エンヘンスメント型のみならずデイプレツシヨン型としても使用可能であり、半導体メモリー等への応用にも適しており、金属リードによる多層配線が可能となると同時に単層配線での作製は三回のマスク合わせでよく、高温まで耐える電極が完全に不純物領域とオーム接触であるなどの特長を有し、特に同一チツプ内に多数用いるＭＩＳ型集積回路において優れた効果を発揮することにあると記載されている。
そして、本願発明の奏する右認定の作用効果は、第一引用例記載のＭＩＳ型電界効果半導体装置の構成に、第二引用例記載の自己整合構造及びソース、ドレインの周辺部を限定するLOCOS技術による埋置酸化物を適用したものが当然に奏することができるものであつて、右構成から当業者において通常予測し得る範囲を出るものではない。
原告らは、本願発明は、「フイールド絶縁物による絶縁体アイソレイシヨンを行つて」チヤンネルリーク、シヨートチヤンネルリークの問題を解決したものである旨主張する。
しかしながら、前掲甲第三号証及び甲第九号証によれば、本願明細書及び図面には、本願発明がチヤンネルリーク、シヨートチヤンネルリークの問題を解決することを技術的課題とすること及び本願発明がチヤンネルリーク、シヨートチヤンネルリークの防止、すなわち原告ら主張のチヤンネルカツト、シヨートチヤンネルカツトという作用効果を奏することについては全く記載がないことが認められ、そのことが当業者にとつて自明であるとも認められない。
この点に関して、原告らは、本願明細書には、チヤンネルリーク、シヨートチヤンネルリークの防止について記載されていることは、本願明細書（本願発明の出願公告公報）の第一欄第二八行ないし第三〇行、第三五行ないし第三七行、第六欄第一三行ないし第二〇行、第二三行ないし第二六行等の記載から明らかであると主張する。
しかしながら、前掲甲第三号証によれば、本願明細書中の原告ら引用箇所の記載はいずれも前記１認定の本願発明の技術的課題又は作用効果について述べたものにとどまり、これをもつて本願明細書にチヤンネルリーク、シヨートチヤンネルリークの防止について記載があるとは到底認めることができない。
また、原告は、本願発明においては、構成要件（ホ）記載のとおり、Ｐ型半導体層を酸化することによつてフイールド絶縁物を形成しているが、この場合、科学的にいえば「Ｐ型半導体層の不純物と酸化珪素中の珪素の不対結合手とは電気的に中和」され、チヤンネルカツト、シヨートチヤンネルカツトという作用効果を奏するものであると主張する。
しかしながら、本願発明の構成要件（ホ）は、前記２認定のとおり、第二引用例に開示されているところであつて、本願発明において初めて採択されたものとはいえないのみならず、原告らの主張する「Ｐ型半導体層の不純物と酸化珪素中の珪素の不対結合手」なる技術的概念が必ずしも明確でなく、また、どのような技術的根拠に基づいて電気的に中和し、Ｎ型化を防止し、チヤンネルカツト、シヨートチヤンネルカツトという作用効果を奏することになるのかも明確ではないから、これをもつて第一引用例及び第二引用例記載のものでは奏し得ない本願発明の顕著な作用効果であるとは到底認めることができない。
したがつて、本願発明は、第一引用例及び第二引用例に記載された技術内容と比較して顕著な作用効果を奏するものということはできないから、この点に関する審決の認定、判断に誤りはない。
４ 以上のとおりであるから、本願発明における相違点（二）に係る構成は第二引用例記載のソース、ドレインの周辺部を限定するLOCOS技術による埋置酸化物を追加適用したにすぎず、格別の困難性があるものと認められないとした審決の認定、判断及び本願発明は第一引用例及び第二引用例に記載された技術内容と比較して顕著な効果を奏するものということができないとした審決の認定、判断はいずれも正当であつて、審決に原告ら主張の違法はない。
三 よつて、審決の違法を理由にその取消しを求める原告らの本訴請求は失当として棄却することとする。
〔編註その一〕 本願発明の要旨は左のとおりである。
実質的に真性のシリコン半導体上にＰ型半導体層を有し、該Ｐ型半導体層中にその底面が前記実質的に真性の半導体に接したＮ型の導電型のソース、ドレインを有し、該ソース、ドレインの一端は前記Ｐ型半導体層上のゲイト絶縁物上に設けられたゲイト電極の両端下に概略一致し、前記ソース、ドレインの一部側面は前記Ｐ型半導体層に接するとともに、前記ソース、ドレインの他の一部側面は、前記Ｐ型半導体層を酸化して埋置したフイールド絶縁物の一部側面に接して設けられたことを特徴とするＭＩＳ型電界効果半導体装置（別紙図面（一）参照）。
〔編註その二〕 本件に関する図面は左のとおりである。
別紙図面（一）
<省略>
（以下省略）